## ⑩日本国特許庁(JP)

①特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭62-78920

⑤Int Cl.¹

識別記号

**庁内整理番号** 

43公開 昭和62年(1987)4月11日

H 03 M 13/00

6832-5 J

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称 ファイア符号の符号化・復号化装置

②特 頤 昭60-217876

**郊出** 願 昭60(1985)10月2日

砂発 明 者 斉 木 栄 作 横浜市戸塚区吉田町292番地 株式会社日立製作所マイク

ロエレクトロニクス機器開発研究所内

砂発 明 者 堀 川 真 理 横浜市戸塚区吉田町292番地 株式会社日立製作所マイク

ロエレクトロニクス機器開発研究所内

⑫発 明 者 川 村 哲 士 横浜市戸塚区吉田町292番地 株式会社日立製作所マイク

ロエレクトロニクス機器開発研究所内

①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

#### 明細書

1 発明の名称 ファイア符号の符号化・復号化 装置

#### 2 特許請求の範囲

3 発明の詳細な説明

[発明の利用分野]

本発明は、ディスク制御装置などに好適なファイア符号の符号化・復号化装置に関する。

[発明の背景]

第 5 図はハードディスク装置で用いられるトラックフォーマットの一例を示す説明図である。このフォーマットは、ディスクインタフェースST 506 (Floppylike) 仕様において一般的なものであり、1 セクタ当りのデータ容量は 256 パイト・1 トラック当りのセクタ数は32である。なお、第 5 図において、\*\*内は16 遊数のピットパターンを()内の数値はパイト長を示している

I Dフィールドの巡回冗長チェック(CRC)の基本的な復合装置を第6 図に示す。 この場合の生成多項式 g(x) は x<sup>16</sup> + x<sup>12</sup> + x<sup>5</sup> + 1 であり、この復合装置には、一方、 D A T A フィールドの関り訂正符号(E C C )の一般的な復合装置を第7 図に示す。この復合装置は生成多項式 g(x) = (x<sup>2</sup> + 1)(x<sup>11</sup> + x<sup>2</sup> + 1)に基づくものであり、図中の 1~32 はフィードバックシフトレジスタのそれぞれ 1~32 段を示している。 また、信号装置によって得られるファイア符号の構成図でもる

一般に、生成多項式g(x)によるファイア符号

の符号長を n ピット , g (x)の次数を e , 譲りパ ターン B (x)の次数をm , 誤り位置を第 i ピット とすると、受信符号 F (x)の入力終了時ではフィー ドバックシフトレジスタの内容 S<sup>1</sup> (x)は、

S<sup>1</sup>x = x<sup>e</sup> F(x) = x<sup>e</sup>·x<sup>i</sup>·B(x) (mod g(x)) となる。 餌りパターンを得るには、この後で更 に(n-e-i)回のシフト操作が必要となる。 このシフト操作によって得られるフィードパッ クシフトレジスタの下位m 段が餌リパターンB(x). に相当する。 通常、 釘り釘正符号は11ピット以 内のパーストエラーを検出、訂正するのに用い

第7 図で示した32 ビットの誤り訂正符号の場合、符号語の符号長は 42987 であるのに対し、通常取り扱う符号のデータ長は 256 パイト(2048 ビット)である。従って、かかる従来の復号装置では、非常に多大な復号時間を要し、ほとんど実用的とは言えない。

こうした欠点を克服する方法のひとつとして。 中国人の剰余定理を用いた高速復号法があるが。

用して、巡回冗長チェック及び誤り訂正符号の 回路を一つの直列除算回路で構成したファイア 符号の符号化・復号化装置を提供することにあ

#### 〔発明の概要〕

#### 〔発明の実施例〕

以下、本発明の実施例を図面によって説明す

(たとえば、IEEE TRA NSACTIONS ON INFORMATION THEERY , JANUARY 1969 ) 剰余定理を使って誤り位置を求めるための資算機能を設けなければならないうえに、装置自体が並列除算回路から成るため復号のみにしか用いられず、符号装置を別に設けなければならない等の欠点がある。

その他に短縮化巡回符号復号法が考案されているが、(たとえば、特開昭58-147807号公報)この方法では、符号長からデータ長を引いた差(αピット)を算出し、受信符号 F(x)として補正多項式 P(x)

 $P(x) = x^{\alpha} \pmod{g(x)}$ 

を予め計算しなければならないという面倒があ る。

#### 〔発明の目的〕

本発明の目的は、符号、復号を行うことができるとともに、受信符号上の誤りを高速に訂正でき、かつ、任意のデータ長の受信符号に対し 適用できるファイア符号の符号・復号方法を利

る。

第1 図は本発明によるファイア符号の符号化・復号化装置の一実施例を示す構成図であって、1~32 はフリップフロップ、41~46はEORゲート、103、201 はフィードバックライン、202 は週択回路、203 は週択制御信号である。

同図において、フリップフロップ 1~32 はフィードバックシストレシスタの各段を構成を表してあり、これらフリップフロップ 1~32 と E O R 41~44、46 およびフィードバックライン 103 で誤り訂正符号回路が構成されている。なた、これらフリップフロップ 1~32 のうちのハッチングして示すフリップ 17~32 () にの 大ングして示すフリップ 10 の符号で示す ) は、版次(1)、…、(16)の符号で示す ) は、 巡回冗長チェック回路でのフィードバックシは、 とともに 巡回冗長チェック回路を構成している。

親り们正符号のシフトは破線の矢印に沿って行われ、巡回冗長チェック符号のシフトは実線

の矢印に沿って行われる。信号線 100 から入力される受信符号が誤り訂正符号である場合には、破線矢印に沿う誤り訂正符号回路が選択され、巡回冗長チェック符号である場合には、実線矢印に沿う巡回冗長チェック回路が選択されるが、かかる選択は、選択制御信号 203 が供給される。選択回路 202 によって行われる。

ここで、誤り訂正符号の生成多項式 g(x) を、 $g(x) = (x^{21} + 1)(x^{11} + x^2 + 1)$ 

とし、巡回冗長チェック符号の生成多項式 g(x) を、

 $g(x) = x^{16} + x^5 + 1$ 

としているが、本発明はこれらの生成多項式の みに限定されるものではない。

この実施例では、誤り訂正符号回路を構成するフリップフロップの一部を巡回冗長チェック回路を構成するフリップフロップに兼用し、1 つの直列除算回路でもって誤り訂正と巡回チェックとを行えるようにしているものである。

第1凶における破線、実線の矢印は一方向の

イア符号の構成から明らかなように、シット方向を順方向から逆方向に切換えて j 回シットを 行えば、

 $x^{e-j} \cdot F(x) \equiv x^{e-m} \cdot B(x) \pmod{g(x)}$ 

となり、誤りパターン B (x)が求められる。この時の誤り位置はうであり、フィードパックシフトレシスタの上位置mピットが誤りパターンB(x)を示す。ただし、データ長の回数だけンフトしても誤りパターンが得られない場合は、誤り訂正不可能と判断される。

これにより、非常に高速に復号が行われ、かつ、この実施例は適用データ長は符号長以下であれば任意である等の特長を有するものである。

第4回は第1回に示した実施例をより詳しく 説明するための構成とであって、51~62はシフト方向を選択するための選択回路、101はこれ ら選択回路51~62を制御するための選択制御信 号であり、その制御信号101のレベルがハイレ ベルの場合は順方向シフトとなり、逆にロウレベルの場合は逆方シフトとなる。例えば、制御 みを示しているが、 関り訂正符号回路の場合には、 これとは逆方向にもシフト可能としており、 これによって 関り訂正動作の高速化を実現する。

次に、この実施例の観り訂正符号回路の場合について第2図により説明するが、同図においては、第1図に対応する部分には同一符号をいけ、かつ、破線矢印で示す方向のシフトを順か向シフトとる。また、104はフィードバックラインである(これは、第1図では省略されている)。

第2回において、信号線 100 から受信符号を 顧方向シフトで入力すると、入力終了時点での フィードバックシフトレジスタの内容は、

 $S^1(x)\equiv x^e\cdot F(x)\equiv x^{e+j-m}\cdot B(x)\pmod{g(x)}$ となる。 $S^1(x)=D$  であれば受信符号に誤りがないことを示すが、 $S^1(x) \Rightarrow D$ の場合は誤りが検出されたことになる。

S<sup>1</sup>(x) ヤ D の 場合。 本 発明 で用いる 復号方法では、 第 3 図に示す順方向シフトで得られるファ

信号 101 をハイレベルにすると、選択回路52においては、入力信号 A 、B のうちの入力信号 A (フリップフロップ 1 の出力 Q )が選択され、クロック 105 の立上り タイミングによっ てフリップフロップ 2 の入力信号となる。他方、制御信号 101 をロウレベルにすると B 信号(フリップフロップの出力 Q )が選択される。

第4 図ではフリップフロップ 4~16 とこれら に入力が信号を与える選択回路等部分的に省略 してあるが、これらは同じ繰り返しで配置され ている。

以下、第4回における符号化と復号化の具体 的手順を説明する。

1. 巡回冗長チェックの符号化

制 御信号 101 をハイレベルにして順方向シフトに設定し、また、制 御信号 203 をロウレベルにして巡回冗長チェックモードにする。信号線 100 からデータを 1 ビットずつ順次入力する。クロック信号 105 の立上りによってフィードパックシフトレジスタの内容は 1 ビット順方向にシ

フトする。データ入力終了時点のフィードパックシフトレジスタの内容が検査パターンになる。 使って、この検査パターンをデータの後につけ、 て逆出すれば符号化は終了となる。

## 2. 巡回冗長チェック復号化

制御信号 101 で履方向シフトに設定。制御信号 203 で巡回冗長チェックモードとする。受信データを順次信号銀 100 から入力する。受信データを順次信号銀 100 から入力する。受信データ 入力終了時点で A N D グート 81 の出力 レベルであれば、フィードバックショーム S (x) マ 0 である。 すなわち、 誤りなしと判断された 号は終了となる。 もし、 A N D グート 81 の出力 がロウレベルであれば、シンドローム S (x) や 0 であり、 誤りが検出されたことになる。

#### 3. 誤り訂正符号の符号化

制御信号 101 をハイレベルにして順方向シフトに設定し、また、制御信号 203 をハイレベルにして誤り訂正符号モードにする。この後、信号線 100 からデータを 1 ピットずつ順次入力す

ドパックシフトレジスタの上位11ビット(22~32)が誤りパターンを表す。また、逆方向にシフトした回数が誤りパターンの先頭ピットの位置を表す。もし、シフト回数が受信データの長さに達しても出力信号106がハイレベルにならない時は、訂正不可能な誤りと判定される。

限りパターンが得られた場合。誤り位置から受信符号と誤りパターンの排他的論理和をとれば受信符号の誤りが訂正される。

#### [発明の効果]

以上脱明したように、本発明によれば、巡回 冗長チェック及び誤り訂正符号の回路を一つの 頂列除算回路で構成することによって、ハード の物量を少なくでき、また、誤りを高速に訂正 できるという優れた効果を得ることができる。

### 4 図面の簡単な説明

第1 図は本発明によるファイア符号の符号化・ 復号化装置の一実施例を示す機成図、第2 図は この実施例が誤り訂正符号回路として動作する 場合の機成図、第3 図は第2 図の動作説明図、 る。この後の処理内容は前述した巡回冗長チェックと同様であるのでここでは省略する。

#### 4. 誤り訂正符号の復号化

制御信号101を順方向シフトに設定、制御信 号 203 を観り訂正符号モードにする。受信デー タ入力終了時点でANDゲート82の出力がハイ レベルであれば、フィードバックシフトレジス タの1~32 段がゼロであり、シンドローム S(x) = 0 である。もし、A N D ゲート82の出力がロ クレベルであれば、シンドローム S (x) 午 O であ り、誤りが検出されたことになる。この場合、 制御信号 101 をロウレベルとして、逆方向シフ トに設定する。その後、クロック信号 105 から 1回クロックを出して、フィードバックシフト レジスタを逆方向に1ピットシフトさせる。そ の時の A N D ゲート80の出力信号 106 がロゥレ ペルであれば、更に逆方向にシフトを続け、出 力信号 106 がハイレベルになるまでこの動作を 繰り返す。


出力信号 106 がハイレベルになった時.フィー


第4回は第1回をより詳しく示した構成図、第5回はハードディスク装置に用いられるトラックフォーマットの一例を示す説明図、第6回は従来の巡回冗長チェック符号の復号装置の一例を示す構成図である。第8回はその動作説明図である。


1~32 …フィードバックレジスタの各段。 41~46 … EORゲート。 202 … 選択回路。 100 … 信号線。

103,104,201 … フィードバックライン。

代理人弁理士 小 川 勝 男








第


3


図





1/5/2006, EAST Version: 2.0.1.4


# 特開昭62-78920 (6)











**PAT-NO:** JP362078920A

DOCUMENT-IDENTIFIER: JP 62078920 A

TITLE: ENCODING AND DECODING DEVICE FOR FIRE CODE

PUBN-DATE: April 11, 1987

#### INVENTOR-INFORMATION:

NAME COUNTRY

SAIKI, EISAKU HORIKAWA, MARI KAWAMURA, TETSUSHI

INT-CL (IPC): H03M013/00

US-CL-CURRENT: 714/746

#### ABSTRACT:

PURPOSE: To decrease the physical quantity of hardware and to correct an error at a high speed by constituting a cyclic redundancy check and an error correcting code signal as one series dividing circuit.

CONSTITUTION: A control signal 101 is held at a high level to set a forward shift mode and a control signal 203 is held at a low level to set a cyclic redundancy check mode. Then, data are inputted from a signal line 100. Further, the control signal is held at the low level to the forward shift mode and the control signal 203 is held at the high level to set the error correcting code mode, thereby performing decoding operation. The control signal 101 is set to the forward shift and the control signal 203 is placed in the error correcting code mode. If an error is detected, the control signal 101 is set to a backward shift. When the output signal 106 is held at the high level, the high-order 11 bits (22023) of a feedback register represent an error pattern. A received code from an error position and the error pattern are ORed exclusively to correct the error of the received code.

COPYRIGHT: (C) 1987, JPO&Japio